RSS订阅 站内公告：光行天下科技网改版啦！欢迎测试，期待您的意见。

选择VHDL还是verilog HDL？

时间：2007-06-16 来源：网络收集作者：佚名阅读：次评论：0 条字体：【大中小】

这是一个初学者最常见的问题。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。当然，如果您是集成电路（ASIC）设计人员，则必须首先掌握verilog，因为在IC设计领域，90％以上的公司都是采用verilog进行IC设计。对于PLD/FPGA设计者而言，两种语言可以自由选择。

上一篇：常见的HDL工具介绍