/list/58/ 电子工程 / EDA设计 zh-cn Copyright © 2005-2007 OpticSky.NET, All rights reserved. opticsky@gmail.com /html/20070616/790.html module CNT_4b (CLK, ENABLE, RESET, FULL, Q); input CLK; input ENABLE; input RESET; output FULL; output [3:0] Q; wire CLK; wire ENABLE; wire RESET; wire FULL; wire [3:0] Q; // add your declarations here reg [3:0] Qint; always @(posedge RESET or posed 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/789.html HDL和传统的原理图输入方法的关系就好比是高级语言和汇编语言的关系。HDL的可移植性好，使用方便，但效率不如原理图；原理图输入的可控性好，效率高，比较直观，但设计大规模CPLD/FPGA时显得很烦琐，移植性差。在真正的PLD/FPGA设计中，通常建议采用原理图和HDL结合的方 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/788.html 1.了解HDL的可综合性问题： HDL有两种用途：系统仿真和硬件实现。 如果程序只用于仿真，那么几乎所有的语法和编程方法都可以使用。但如果我们的程序是用于硬件实现（例如：用于FPGA设计），那么我们就必须保证程序可综合（程序的功能可以用硬件电路实现）。不可综合的HD 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/787.html 这是一个初学者最常见的问题。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。当然，如果您是集成电路（ASIC）设计人 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/786.html 友情提醒：由于软件都较大，建议在确保基本能够申请到License的情况下再下载试用版软件 FPGAexpress ： VHDL/VerilogHDL综合软件，简单易用，但有人反映其对VerilogHDL的支持不够强。Synopsys 公司出品。最新版本3.5 FPGA CompilerII VHDL/VerilogHDL综合软件，Synopsy 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/783.html 随着电子系统设计自动化(EDA)和超大规模可编程逻辑器件的快速发展，一类新型电子系统开发工具正在迅速普及,其中就有很重要的一类开发软件工具，即硬件描述语言(HDL)。目前HDL已经成为从事EDA的电子工程师必须掌握的工具。本文介绍常用的几种硬件描述语言的历史，功能及 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/782.html 本文介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外，本章还介绍了Verilog硬件描述语言中的两种数据类型。 模块 Verilog HDL中的标识符(identifier)可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但标识符的第 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/781.html 模块 模块是Verilog 的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行描述; 时序行为使用过程结构描述。一个模块可以在另一个模 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/777.html module shft_reg (CLR , SET , DIR , CE , LOAD , DATA , SI , data_out , CLK ); input CLR , SET , CE , LOAD , DIR , SI , CLK ; input [3:0] DATA ; output [3:0] data_out ; reg [3:0] TEMP; always @(posedge CLK ) begin if (CE == 1'b1) if (CLR == 1'b1) TEMP 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/776.html library IEEE; use IEEE.std_logic_1164.all; entity ffd is port ( CLR : in std_logic; SET : in std_logic; CE : in std_logic; LOAD : in std_logic; CLK : in std_logic; DATA_IN : in std_logic_vector (7 downto 0); DATA_OUT : out std_logic_vector (7 downto 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/775.html library IEEE; use IEEE.std_logic_1164.all; entity bin27seg is port ( data_in : in std_logic_vector (3 downto 0); EN : in std_logic; data_out : out std_logic_vector (6 downto 0) ); end entity; architecture bin27seg_arch of bin27seg is begin process(d 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/774.html library IEEE; use IEEE.std_logic_1164.all; entity bin2bcd is port( data_in : in std_logic_vector(3 downto 0); EN : in std_logic; data_out : out std_logic_vector(7 downto 0) ); end entity; architecture bin2bcd of bin2bcd is begin process(data_in, EN) 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/773.html VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/772.html HDL(Hardware Description Language)，是硬件描述语言。顾名思义，硬件描述语言就是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。 目前在我国广泛应用的硬件描述语言主要有：ABEL语言、AHDL语言、Verilog语言、和VHDL语言，其中Verilog语言 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/771.html HDL 语言在国外有上百种。高等学校、科研单位、 EDA 公司都有自己的 HDL 语言。现选择较有影响的作简要介绍。 Candence 公司是一家著名的 EDA 公司，财力雄厚。该公司的 Verilog HDL 于 1983 年由 Gate Way Design Automatic 公司的 Phil Moorby 首创。他在 1984 1985 2007-06-16 EDA设计 佚名 网络收集 /html/20070616/770.html VHDL 语言的英文全名是 Very High Speed Integrated Circuit Hardware Description Language ，即超高速集成电路硬件描述语言。 HDL 发展的技术源头是：在 HDL 形成发展之前，已有了许多程序设计语言，如汇编、 C 、 Pascal 、 Fortran 、 Prolog 等。这些语言运行在不 2007-06-16 EDA设计 佚名 网络收集 /html/20070615/765.html 硬件描述语言 HDL应具有多方面的特性, 应具有描述他们的能力。如图1.16所示, 这三方面的特性是: 结构特性（Structure） 行为特性（Behaviour） 几何特性（Geometry） 几何特性泛指一般几何图形的形状、大 2007-06-15 EDA设计 佚名 网络收集 /html/20070615/740.html 在可编程控制器中有多种程序设计语言,它们是梯形图语言、布尔助记符语言、功能表图语言、功能模块图语言及结构化语句描述语言等。梯形图语言和布尔助记符语言是基本程序设计语言，它通常由一系列指令组成，用这些指令可以完成大多数简单的控制功能，例如，代替继电器、 2007-06-15 EDA设计 佚名 网络收集 /html/20070613/731.html 概述 以微电子技术、计算机技术和电路基本理论为基础学科,电子设计方法走过了CAD、CAE、EDA三个发展阶段,在其中贯穿始终的是三个基本要素设计人员、工具和库。设计人员是电子设计开发中最关键、最灵活的因素。电子产品的特色源于设计人员。在设计开发过程中,如果让一个 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/729.html HDL概述 随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog HDL。 VHDL发展的较早，语法严格，而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。 VHDL和Verilog HDL两者相比，VHDL的书写规则 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/728.html IC设计是将系统、逻辑与性能的设计要求转化为具体的物理版图的过程，也是一个把产品从抽象的过程一步步具体化、直至最终物理实现的过程。为了完成这一过程，人们研究出了层次化和结构化的设计方法：层次化的设计方法能使复杂的系统简化，并能在不同的设计层次及时发现 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/727.html IC按功能可分为：数字IC、模拟IC、微波IC及其他IC，其中，数字IC是近年来应用最广、发展最快的IC品种。数字IC就是传递、加工、处理数字信号的IC，可分为通用数字IC和专用数字IC。 通用IC：是指那些用户多、使用领域广泛、标准型的电路，如存储器（DRAM）、微处理器（MP 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/726.html 同步和异步 异步逻辑主要用组合逻辑来实现控制，容易因时钟传递延时不一致而产生毛刺。如果可能尽量改成同步逻辑。当输出信号用于RESET,CLEAR,PRESET时最好改成同步的！同步逻辑用的门数比异步逻辑多，但对Altera芯片来说同步和异步用的是同样多的LC或MC。 CLIQUE的应 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/725.html 尽管ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器件,有很多共同特点,但由于ＣＰＬＤ和ＦＰＧＡ结构上的差异,具有各自的特点: ①ＣＰＬＤ更适合完成各种算法和组合逻辑,ＦＰ ＧＡ更适合于完成时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰富的结构,而ＣＰＬＤ更适合于触发器 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/724.html 在数字电子系统领域,存在三种基本的器件类型：存储器、微处理器和逻辑器件。存储器用来存储随机信息,如数据表或数据库的内容。微处理器执行软件指令来完成范围广泛的任务,如运行字处理程序或视频游戏。逻辑器件提供特定的功能,包括器件与器件间的接口、数据通信、信号 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/723.html 1、 前言 ---- 人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。 现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐 也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/722.html EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/721.html 第1章 概述 1. 1 EDA技术及其发展 1. 2 EDA技术实现目标 1. 3 硬件描述语言VHDL 1. 4 VHDL综合 1. 5 基于VHDL的自顶向下设计方法 1. 6 EDA与传统电子设计方法的比较 1. 7 EDA的发展趋势 习题 第2章 EDA设计流程及其工具 2. 1 FPGA／CPLD设计流程 2. 1. 1 设计输入 原理 2007-06-13 EDA设计 佚名 网络收集 /html/20070613/711.html 影响单片机系统可靠安全运行的主要因素主要来自系统内部和外部的各种电气干扰，并受系统结构设计、元器件选择、安装、制造工艺影响。这些都构成单片机系统的干扰因素，常会导致单片机系统运行失常，轻则影响产品质量和产量，重则会导致事故，造成重大经济损失。 形成干 2007-06-13 EDA设计 佚名 网络收集